# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-272461

(43) Date of publication of application: 18.10.1996

(51)Int.Cl.

G05F 1/56 H02J 1/00

H02M

(21)Application number: 07-074214

(71)Applicant:

SEIKO INSTRINC

(22) Date of filing:

30.03.1995

(72)Inventor:


SUDO MINORU

## (54) VOLTAGE REGULATOR

## (57) Abstract:

PURPOSE: To improve the ratio of eliminating ripples of the voltage regulator by adding a lowpass filter to the output of a reference voltage circuit and improving the ripple eliminating ratio of

CONSTITUTION: In the voltage regulator where the CMOS monolithic IC processing including the reference voltage is performed, a low-pass filter 4 consisting of a resistance Rf and a capacity Cf is provided between the output point A of a reference voltage circuit 1 and the input point B of an error amplifier 2. At the output point A of the circuit 1, a ripple voltage is generated when the power supply voltage is fluctuated. In this case, the low-pass filter 4 can improve the ripple elimination ratio of the point B without increasing the consumption current even when the ripple



elimination ratio of the circuit 1 deteriorates. The resistance Rf and the capacity Cf of the low-pass filter 4 do not incorporate ICs and the same effect can be obtained if they are attached outside. By changing the resistance Rf, the cut-off frequency of the low-pass filter 4 can be changed.

**BEST AVAILABLE COPY** 

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-272461

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl. <sup>6</sup> G 0 5 F H 0 2 J H 0 2 M	1/00 1/14	識別記号 3 1 0 3 0 6	庁内整理番号 7346-5G	F I G 0 5 F H 0 2 J H 0 2 M	1/00	310H 306B	技術表示箇所
H03F	1/30			H03F	1/30	В	

#### 審査請求 未請求 請求項の数3 OL (全3 頁)


		11111111111111111111111111111111111111	不明水 明水泉の数3 〇〇 (主 3 頁)
(21)出顧番号	特顧平7-74214	(71)出願人	000002325
(22)出顧日	平成7年(1995) 3月30日		セイコー電子工業株式会社 千葉県千葉市美浜区中瀬1丁目8番地
		(72)発明者	須藤 稔
			千葉県千葉市美浜区中瀬1丁目8番地 セ
			イコー電子工業株式会社内
		(74)代理人	弁理士 林 敬之助

## (54)【発明の名称】 ポルテージ・レギュレータ

### (57)【要約】

【目的】 基準電圧回路を有するボルテージ・レギュレータのリップル除去率を改善する。

【構成】 基準電圧回路 1 の出力と誤差増幅器の一方の入力の間に抵抗  $R_f$  と容量  $C_f$  からなるローパス・フィルタ 4 を設け、基準電圧の出力のリップル除去率を改善することによりボルテージ・レギュレータのリップル除去率を改善する。



#### 【特許請求の範囲】

【請求項1】 基準電圧回路の出力が誤差増幅器の一方の入力に接続され、前記誤差増幅器の出力が出力トランジスタの制御端子に接続され、前記出力トランジスタの第1の電極端子が電圧供給端子の一端に、第2の電極端子が分割抵抗を介して電圧供給端子の他端に接続され、前記分割抵抗の一部が前記誤差増幅器の他方の入力と接続され、前記出力トランジスタと前記分割抵抗との接続点を出力としたMOSIC化されたボルテージ・レギュレータにおいて、前記基準電圧回路の出力と前記誤差増幅器の一方の入力の間に抵抗と容量からなるローパス・フィルタを設けたことを特徴とするボルテージ・レギュレータ。

【請求項2】 前記ローバス・フィルタの抵抗または容量のいずれか一方、または両方を外付けとしたことを特徴とする請求項1記載のボルテージ・レギュレータ。

【請求項3】 前記ローパス・フィルタの抵抗値を変化させる回路を具備したことを特徴とする請求項1または請求項2記載のボルテージ・レギュレータ。

### 【発明の詳細な説明】

[0001]

 $V_{out} = (R_1 + R_2) / R_2 \times V_{ref}$ 

ここで、 $R_1$  は図3の抵抗 $R_1$ であり、 $R_2$  は図3の抵抗 $R_2$ であり、 $V_{ref}$ は基準電圧回路1の出力電圧(以下、基準電圧と呼ぶ)である。式(1)から明らかなように、レギュレータの出力電圧 $V_{out}$  は基準電圧 $V_{ref}$  に比例する。従って、レギュレータのリップル除去率(電源変動に対する出力電圧変動)を向上するには、基準電圧回路1のリップル除去率を向上させる必要がある。

【0006】しかし、基準電圧回路1のリップル除去率を向上させる為には、基準電圧回路1の消費電流を増大する必要があり、これはボルテージ・レギュレータの消費電流の増大を招き、ボルテージ・レギュレータの性能を低下させることになる。すなわち、ボルテージ・レギュレータの性能を低下させないとリップル除去率を改善できないという課題があった。

【0007】そこで本発明の目的は従来のこの様な課題を解決するため、ボルテージ・レギュレータの性能を低下させることなくリップル除去率を改善することである。

### [0008]

【課題を解決するための手段】上記課題を解決するために、本発明は、基準電圧を含むCMOSモノリシックIC化されたボルテージ・レギュレータにおいて、基準電圧の出力にローパス・フィルタを設け、基準電圧回路のリップル除去率を改善するすることによりボルテージ・レギュレータのリップル除去率の改善が図れるようにした。

[0009]

【産業上の利用分野】この発明は、CMOSモノリシック I C化されたリップル除去率の高いボルテージ・レギュレータに関するものである。

[0002]

【従来の技術】従来のボルテージ・レギュレータの回路 図を図3に示す。基準電圧回路1と抵抗R1とR2から なる抵抗群から検出された電圧は、誤差増幅器2で比較 され、出カトランジスタ3を制御する。

【0003】つまり抵抗群から検出された電圧が基準電圧回路の出力電圧Vrefよりも低ければ、誤差増幅器2の出力は低くなり、出力トランジスタ3を強くバイアスし、逆に抵抗群から検出された電圧がVrefよりも高ければ出力トランジスタ3を弱くバイアスして、出力端子5には一定の電圧が得られる。

[0004]

[0005]

【発明が解決しようとする課題】しかし、従来の技術の場合、レギュレータのリップル除去率は悪くなる。図3において出力端子5の出力をVoutとすると、Voutは式(1)のように表される。

【作用】このように構成されたボルテージ・レギュレータにおいては、基準電圧回路のリップル除去率を低消費電流で改善でき、その結果として、低消費電流でリップル除去率の優れたボルテージ・レギュレータとなる。 【0010】

 $\cdots$  (1)

【実施例】以下に、この発明の実施例を図面に基づいて 説明する。図1は、本発明のボルテージ・レギュレータ の回路図である。基準電圧回路1の出力A点には、電源 電圧が変動した時あるリップル電圧が発生する。このリ ップル電圧は基準電圧回路1の性能によって決定される が、一般にリップル電圧を抑える為には、基準電圧回路 1の消費電流を増大させる必要がある。

【0011】仮に、図1において、基準電圧回路1のリップル除去率を周波数 f = 100 Hzにおいて 40 dBとする。図3の従来のボルテージ・レギュレータでは、100 Hzにおいてリップル除去率が 40 dBよりも悪化することは式(1)より明らかである。

【0012】図1の場合、基準電圧回路1のリップル除去率が悪くても、ローパス・フィルタ4によってB点のリップル除去率を消費電流の増大なしに改善することが可能となる。例えば、ローパス・フィルタ4のカットオフ周波数 $f_c$ を10Hzに設定すれば( $f_c$ =1/(2× $\pi$ × $R_f$ × $C_f$ )),B点でのリップル除去率を10HzにおいてA点よりも20HzB改善することができる(A点で40HzBの場合HzB点ではHzCodeの

【0013】また、ローパス・フィルタ4の抵抗 $R_f$ と容量 $C_f$ は特に I Cに内蔵する必要はなく、外付けにしても同様な効果が得られることは明らかである。また、

ローパス・フィルタ 4 の抵抗  $R_f$  を変えることによりローパス・フィルタのカットオフ周波数を変えることが可能である。これを実現するにはローパス・フィルタ 4 の抵抗  $R_f$  を、例えば、図 2 のように構成し必要に応じてトランジスタ  $M_1$  ,  $M_2$  をO N  $\not$  O F F させればよい。

[0014]

【発明の効果】以上に説明したように、本発明は、基準電圧回路の出力にローパス・フィルタを付加し、基準電圧回路のリップル除去率を改善したので従来と同じ低消費電流でボルテージ・レギュレータのリップル除去率を改善することが出来るという効果がある。

[0015]

【図面の簡単な説明】

[0016]

【図1】本発明のボルテージ・レギュレータの回路図で

ある。

[0017]

【図2】本発明のローパス・フィルタの抵抗部の回路図である。

[0018]


【図3】従来のボルテージ・レギュレータの回路図である。

[0019]


【符号の説明】

- 1 基準電圧回路
- 2 誤差増幅器
- 3 出力トランジスタ
- 4 ローパス・フィルタ
- 5 ボルテージ・レギュレータの出力端子

[図1]



[図3]



【図2】

